On-Chip Training NPU - Algorithm, Architecture and SoC Design - Cổng thông tin Khoa học và Công nghệ

On-Chip Training NPU - Algorithm, Architecture and SoC Design

Cập nhật vào: Thứ năm - 12/09/2024 05:09

Nhan đề chính: On-Chip Training NPU - Algorithm, Architecture and SoC Design
Nhan đề dịch: Đào tạo trên chip NPU - Thuật toán, kiến trúc và thiết kế SoC
Tác giả: Donghyeon Han , Hoi-Jun Yoo
Năm xuất bản: 2023
Số trang: 237 tr.
Ngôn ngữ: Tiếng Anh
ISBN: 978-3-031-34237-0
SpringerLink
Lời giới thiệu:
Không giống như hầu hết các nguồn có sẵn tập trung vào suy luận mạng nơ-ron sâu (DNN), cuốn sách này cung cấp cho độc giả một tài liệu tham khảo nguồn duy nhất về nhu cầu, yêu cầu và thách thức liên quan đến thiết kế bán dẫn đào tạo DNN và SoC trên thiết bị. Các tác giả đề cập các xu hướng và lịch sử xung quanh sự phát triển của đào tạo DNN trên thiết bị, cũng như các ví dụ về thiết kế bán dẫn đào tạo trên thiết bị và SoC để tang sự hiểu biết.
Từ khóa: Chất bán dẫn AI; Hệ thống AI; Trí tuệ nhân tạo; Đào tạo
Nội dung cuốn sách gồm những phần sau:
- Giới thiệu
- Một nghiên cứu lý thuyết về đào tạo trí tuệ nhân tạo
- Thuật toán mới 1: Căn chỉnh phản hồi trực tiếp nhị phân cho lớp được kết nối đầy đủ
- Thuật toán mới 2: Mở rộng sự căn chỉnh phản hồi trực tiếp vào mạng nơ-ron hồi quy tích chập
- DF-LNPU: Bộ xử lý học tập mạng nơ-ron sâu dựa trên sự liên kết phản hồi trực tiếp theo đường ống để học trực tuyến nhanh
- HNPU-V1: Bộ xử lý đào tạo DNN thích ứng sử dụng tìm kiếm điểm cố định động ngẫu nhiên và tìm kiếm độ chính xác bit chủ động
- HNPU-V2: Bộ xử lý đào tạo DNN tiết kiệm năng lượng để phát hiện đối tượng mạnh mẽ với khả năng thích ứng với môi trường thực tế
- Tổng quan về Bộ xử lý đào tạo DNN tiết kiệm năng lượng
- Phần kết luận

On-Chip Training NPU - Algorithm, Architecture and SoC Design

Những tin mới hơn

Những tin cũ hơn